SMT（表面実装技術）の回流はんだ工程において、濡れ不良は代表的なはんだ付け欠陥の一つであり、製品の信頼性や歩留まりに直接影響します。ここでは、濡れ不良を引き起こす主な要因を、材料、工程条件、設計、環境の観点から体系的に解説します。材料要因まず、はんだ合金の組成が濡れ性に大きく影響します。銀を含むはんだ合金（例：SAC305）は、銀を含まない合金と比較して濡れ性が良好ですが、その分コストは高くなります。銀含有量が低すぎる場合や配合が不適切な場合、十分な濡れが得られません。また、はんだ中に鉛などの不純物が混入すると、合金構造が乱れ、濡れ性が低下します。はんだペーストの特性も重要です。粒径が粗すぎたり、分布が不均一な場合、流動性が低下し、パッド全体を均一に覆えなくなります。粘度が高すぎると流れが制限され、金属含有率が60%未満の場合は接合強度不足や虚はんだの原因になります。さらに、フラックスの活性が不足していたり、揮発が不完全な場合、酸化物が残留し、濡れを妨げます。基板および表面処理も無視できません。セラミック基板は熱伝導率が高く、はんだが急冷されやすいため、濡れ不足を招くことがあります。金属コア基板では温度勾配の管理が重要です。OSP処理は皮膜が不均一または薄すぎると酸化しやすく、ENIG処理ではニッケル層が3μmを超えると、熱膨張係数差により接合部にクラックが生じる場合があります。HASL処理では、特にアルミ基板で不純物混入による濡れ不良が発生することがあります。工程条件要因回流温度プロファイルの設定は濡れ性に直結します。予熱工程で昇温速度が2～3℃/sを超えると、はんだ表面が酸化しやすくなります。一方、予熱不足でははんだが十分に活性化せず、流動性が低下します。ピーク温度が260℃を超えると酸化が加速し、245℃未満では合金が完全に溶融しません。保温時間が短すぎると濡れが不十分になり、長すぎると酸化が進行します。冷却速度が4℃/sを超える急冷では、内部応力が増大し、はんだ接合が脆くなります。回流炉自体の性能も影響します。炉内の温度均一性が悪く、局所的に±2℃以上のばらつきがあると、濡れムラが発生します。窒素雰囲気を使用する場合、流量が50L/min未満では酸素が残留し、SnO?が生成され、濡れ性が著しく低下します。設計およびレイアウト要因パッド設計は濡れ性に直結しま...

無鉛SMTはんだ付けにおいて、フラックスの選定ははんだ接合品質と長期信頼性を左右する極めて重要な要素です。不適切なフラックスを使用すると、外観不良だけでなく、ボイド、ブリッジ、いわゆるHiP（Head in Pillow）不良など、コストの高い欠陥を引き起こす可能性があります。ここでは、高信頼性の無鉛PCB実装に適したフラックスを選定するための実践的なガイドを解説します。フラックスの基本的な役割無鉛はんだ（SnAgCuなど）は融点が約217℃と高く、表面張力も大きいため、そのままでは濡れ性が低くなります。フラックスははんだの表面張力を低減し、濡れ性を向上させることで、虚はんだや冷はんだの発生を防止します。また、高温環境下でのはんだやPCBの酸化を抑制する役割も持ちます。無鉛はんだは鉛入りはんだと比較して、酸化速度が約3から5倍とされており、酸化防止は特に重要です。さらに、OSP処理されたパッドや部品リード表面の酸化膜を化学的に除去し、安定した金属接合を実現します。フラックスの種類と選定ポイントRMA（ロジン系フラックス）は中程度の活性を持ち、残渣は洗浄可能で、コストパフォーマンスにも優れています。BGAやQFPなど、一般的な無鉛SMT用途で幅広く使用されますが、実装後には洗浄工程が必要となります。RA（レジン系フラックス）は高活性で優れた濡れ性を持つ一方、腐食性が高いため管理が重要です。高密度BGAパッケージや厚銅基板など、はんだ付け難易度の高い用途に適していますが、保管時の湿度管理は30%RH以下が推奨されます。RMI（無機塩系フラックス）は非常に高い活性を持ち、残渣がほとんど残らない点が特長です。LED、車載電子機器など、高信頼性が求められる分野で使用されますが、コストが高く、専用の塗布設備が必要になる場合があります。有機酸系フラックスは低活性で、洗浄不要タイプが多く、漏れ電流に敏感な医療機器や民生電子機器に適しています。ただし、pH値は2.5から3.5の範囲で厳密に管理する必要があります。フラックス選定時の重要パラメータまず活性レベルの選定が重要です。低活性タイプはOSP処理基板に適しており、過度な腐食を防ぎます。中活性タイプはSnAgCuはんだに対応する汎用仕様で、多くのSMT工程に適用できます。高活性タイプは銀含有はんだや複雑な放熱構造を持つ基板に適してい...

PCB設計において、グラウンドプレーン設計の「小さなミス」が、EMC試験での「大きな失敗」につながることは少なくありません。多くのエンジニアが時間をかけて設計したPCBが、最終的にグラウンドプレーンの問題によって何度も修正を余儀なくされ、工数とコストが増大するケースが見られます。本記事では、PCBの電磁両立性におけるグラウンドプレーン設計の代表的なミスを整理し、PCBGOGOの是正事例を交えながら、実践的な対策を解説します。まず最も多い問題が、グラウンドプレーンを大きく分割し、複数の孤立した領域を形成してしまう設計です。アナログGND、デジタルGND、電源GNDなどを区別する目的で分割したものの、相互に有効な接続が行われていないケースが見受けられます。このような設計では信号のリターンパスが遮断され、高周波電流が空間放射によって戻るしかなくなり、放射ノイズが大幅に増加します。対策としては、「エリア分離＋単一点接続」を採用します。領域分割は維持しつつ、分離部分を0Ω抵抗、フェライトビーズ、またはスルー型コンデンサで単一点接続し、高周波電流に低インピーダンスのリターンパスを与えます。PCBGOGOが対応した産業用制御PCBでは、当初3つの孤立したグラウンド領域が存在し、EMC試験で放射エミッションが10dBμV/m超過していました。単一点接続に変更した結果、放射レベルは12dBμV/m低下し、無事に規格をクリアしました。次に多いのが、信号配線がグラウンドプレーンの分割スリットをまたいでいるケースです。グラウンドにスリットが存在すると、信号のリターン電流はそのスリットを回避して大きく迂回することになります。理論上、リターンループが長くなるほど電磁放射は強くなり、EMC不良の大きな原因となります。対策としては、可能な限り信号配線が分割スリットを横断しないよう、レイアウト段階で同種回路を集約し、対応するグラウンド領域内で配線を完結させることが重要です。やむを得ず横断する場合は、スリット部分にグラウンドビアのアレイを配置し、リターン電流のブリッジ経路を確保します。ビア間隔は信号波長λの1/20以下とし、ビア径は基板厚に応じて0.3mmから0.5mm程度が一般的です。3つ目の問題は、デカップリングコンデンサのGND側配線が長く、グラウンドプレーンから離れていることです。デカップリン...

高密度電子機器が主流となった現在、多層PCBはコンシューマーエレクトロニクス、産業制御、車載電子など幅広い分野で標準的に採用されています。その中で、多層基板の電磁両立性、信号完全性、放熱性能を左右する中核がPCB積層設計です。PCB業界における重要技術である積層設計は、単なる層の重ね合わせやプレス工程ではなく、電気特性、製造実現性、コスト管理を同時に成立させる体系的なエンジニアリングです。PCB積層設計の本質は、導電層、絶縁層、接地層、電源層の配置順序と厚み配分を最適化し、信号、電源、接地の3系統を協調動作させる点にあります。PCBGOGOが長年手がけてきたコンシューマー向け多層基板を例にすると、6層スマートフォン用メインボードの代表的な積層構成は、トップ信号層（L1）→ 接地層（L2）→ 内層信号層（L3）→ 内層信号層（L4）→ 電源層（L5）→ ボトム信号層（L6）です。この構成の要点は、接地層と電源層の低インピーダンス特性を活用して信号層に安定した基準面を提供すると同時に、対称構造によってプレス工程での反りを抑制する点にあります。これにより、PCBGOGOの多層基板は歩留まりを98％以上で安定させています。積層設計では、層間距離の管理が信号伝送品質に直結します。IPC 6012規格によれば、高周波信号層と参照平面との距離は0.1mmから0.2mmに抑えることで、伝送損失と電磁放射を低減できます。PCBGOGOは5G基地局向けPCBの積層設計において、25GHzを超えるミリ波信号に対応するため、信号層と接地層の距離を0.12mmに精密制御し、誘電率Dk＝2.8の低誘電PP材料を絶縁層に採用しました。これにより、信号の分散と減衰を効果的に抑え、高い信頼性要件を満たしています。また、PCB積層設計は実際の使用環境と密接に結び付ける必要があります。車載電子用PCBは高温、振動、強い電磁干渉といった過酷な条件にさらされます。そのためPCBGOGOは車載レーダー用PCBの積層設計において、信号層、接地層、電源層を密接に配置し、さらに接地層の銅厚を2OZに増やすことで、放熱性と耐ノイズ性を強化しています。一方、コンシューマー電子向けPCBでは薄型軽量化が重視されるため、層数と板厚の最適なバランスを追求し、0.1mmの超薄型コア材と薄型PP材料を組み合わせて多層化を実現して...

PCB多層板設計において、積層構造を対称にするか非対称にするかの選定は、PCB積層設計における最重要判断ポイントの一つです。両者にはそれぞれ適した用途と技術的な要点があり、構造選定を誤ると、プレス後の反り、層ずれといった製造トラブルを引き起こすだけでなく、最終製品の電気特性にも大きな影響を与えます。PCB分野で豊富な実績を持つPCBGOGOでは、長年の実務経験を通じて、対称構造と非対称構造の最適な選定戦略を確立し、設計と製造プロセスの最適な両立を実現しています。まず、対称積層構造の定義を明確にします。対称構造とは、PCBの中心面を対称軸として、上下両側のコア材厚、銅厚、プリプレグ（PP）の種類および厚みが完全に一致する構造を指します。この構造の最大の特長は、プレス工程における応力分布が均一となり、基板の反り変形を大幅に抑制できる点です。IPC-4101規格では、対称構造PCBの反りは0.75%以内に抑えることが求められており、高い平坦性が要求される民生電子機器や通信機器において、最も一般的に採用されています。PCBGOGOでは、ある8層ノートパソコン用マザーボードの積層設計において、完全な対称構造を採用しました。構成は、L1（信号層、1OZ銅）→ L2（GND層、2OZ銅）→ L3（信号層、1OZ銅）→ L4（電源層、2OZ銅）→ 中心対称面 → L5（電源層、2OZ銅）→ L6（信号層、1OZ銅）→ L7（GND層、2OZ銅）→ L8（信号層、1OZ銅）です。この対称配置により、プレス後の反りは0.3%に抑えられ、業界基準を大きく上回る平坦性と高速信号の安定した伝送性能を両立しました。一方、非対称積層構造は、中心対称の概念を持たず、上下で積層条件が大きく異なる構造です。この構造は、特殊な機能要件を持つPCBに用いられることが多く、例えば片面に高い放熱性能が求められる産業用制御基板や、片面高密度配線が必要なRF基板などが挙げられます。非対称構造の最大の設計課題は応力バランスであり、適切な対策を行わない場合、プレス後に大きな反りが発生し、SMT実装工程に進めないケースもあります。PCBGOGOでは、ある産業用インバータPCBの積層設計において、非対称構造を採用しました。トップ層に2OZの厚銅放熱層を配置し、その下に信号層、GND層、電源層を積層し、ボトム層は1OZの信...

PCBのスタックアップ設計において、電源プレーンとグランドプレーンの設計は、電源インテグリティと信号インテグリティを確保する上で極めて重要な要素です。これらの層は単なる給電や接地のための層ではなく、低インピーダンスな電流経路として信号の基準面を安定させ、電磁ノイズの抑制に大きく寄与します。PCBGOGOでは、長年にわたるPCB設計および製造の実績を基に、電源層と接地層の最適な設計ノウハウを蓄積してきました。まず、電源プレーンとグランドプレーンの配置順は、信号品質に直接的な影響を与えます。高速PCBでは「信号層 接地層 電源層 信号層」というスタック構成が代表的です。この構造では、信号層がグランド層に隣接することで低インピーダンスなリターンパスが確保され、信号反射やクロストークの低減が可能となります。また、グランド層と電源層を近接させることで寄生容量が形成され、高周波デカップリング効果によって電源電圧の安定性が向上します。PCBGOGOでは、5G通信向けPCBのスタックアップ設計において電源層と接地層の間隔を0.15mmに制御し、電源インピーダンスを10mΩ以下に抑えることで高速信号伝送の要求を満たしています。次に、電源層および接地層の銅厚設計では、電流容量と放熱性の両立が求められます。IPC-2221規格によれば、銅厚と許容電流は正の相関関係にあり、1オンス銅厚では25度の温度上昇条件下で約1.5A毎mm、2オンス銅厚では約2.2A毎mmの電流を流すことが可能です。EV充電設備などの高出力用途PCBでは、PCBGOGOは電源層に2から3オンスの銅厚を採用し、同時にグランド層の銅厚も増やすことで放熱性能を向上させています。一方、コンシューマー向け電子機器では薄型化を重視し、1オンス銅厚を選定することで電流要件と基板厚のバランスを取っています。電源プレーンの分割設計も重要なポイントです。複数の電源電圧を使用するPCBでは、デジタル電源、アナログ電源、RF電源などを分離して設計する必要があります。分割設計の際は、高速信号配線から分割境界を十分に離し、基準面の不連続による信号反射を防止することが重要です。また、異なる電源領域間には通常0.5mm以上の間隔を確保し、電源間干渉を抑制します。さらに、分割境界付近にフィルタコンデンサを配置することで、電源ノイズの相互干渉を低減でき...

高周波電子分野、例えば 5G 通信、RFID、衛星ナビゲーションにおいて、PCB スタックアップ設計の最大の課題は、信号伝送損失の低減とインピーダンスの高精度制御にあります。これら 2 つの目標を達成するためには、適切な材料選定と、理論に基づいたインピーダンス制御設計が不可欠です。高周波基板 の専門メーカーである PCBGOGO は、材料特性と設計プロセスへの深い理解を基に、高周波用途の要求を満たす最適なスタックアップ設計を提供しています。高周波 PCB における材料選定の基本要件材料選定は、高周波 PCB スタックアップ設計の第一ステップです。特に重要となるのが、比誘電率 Dk、誘電正接 Df、線膨張係数 CTE の 3 つのパラメータです。比誘電率 Dk は信号伝搬速度に直接影響し、Dk が低いほど信号は高速に伝送されます。一方、誘電正接 Df は伝送中のエネルギー損失を示す指標であり、Df が低いほど高周波信号の減衰は小さくなります。5G ミリ波用基板 において、PCBGOGO は主に PTFE、ポリテトラフルオロエチレン系材料を採用しています。これらの材料は Dk が約 2.1 と安定しており、Df は 0.0009 程度と非常に低く、高周波信号の損失を効果的に抑制できます。一方、コスト制約のある高周波製品では、改良型エポキシ樹脂材料、例えば高 Tg FR-4 を選定するケースもあります。この場合、Dk は約 3.8、Df は約 0.018 となり、性能とコストのバランスを確保できます。銅箔選定とスキン効果対策高周波 PCB では、絶縁材料に加え、銅箔の選定も極めて重要です。高周波信号はスキン効果により、主に導体表面を流れるため、銅箔表面の粗さが伝送損失に大きく影響します。そのため、高周波 PCB では表面粗さの低い超低プロファイル銅箔、VLP 銅箔の使用が推奨されます。PCBGOGO では、表面粗さ Ra が 1.0 μm 以下の VLP 銅箔を採用しています。これは、Ra が 3.0 μm 以上の一般的な標準銅箔と比較して、スキン効果による損失を大幅に低減し、高周波信号の伝送効率を向上させます。高周波 PCB スタックアップ設計におけるインピーダンス制御インピーダンス制御は、高周波 PCB スタックアップ設計の中核を成す要素です。高周波信号はインピーダン...

高密度実装を実現する HDI PCB 分野において、PCB スタックアップ設計とビアインブラインド技術の組み合わせは、小型化と高集積化を達成するための重要なアプローチです。ビアインブラインド技術は、基板表面に露出するスルーホールの数を削減し、配線密度を向上させることが可能です。一方、適切なスタックアップ設計を行うことで、ビアインブラインドの信頼性と電気特性を確実に維持できます。PCBGOGO では、HDI PCB の開発および製造において、スタックアップ設計とビアインブラインド技術を高度に融合させ、高性能電子機器の要求に対応するソリューションを提供しています。ビアインブラインドの定義と分類まず、ビアインブラインドの基本的な定義と分類を明確にする必要があります。ビアインナーとは、基板内部層にのみ存在し、表層まで貫通しないビアで、内部信号層同士を接続するために使用されます。一方、ブラインドビアは、基板表層から内部層へ接続されるビアで、基板全体を貫通しない構造となっています。スルーホールと比較すると、ビアインブラインドは表層スペースを節約でき、信号伝送距離を短縮し、電磁干渉の低減にも寄与します。そのため、スタックアップ設計においては、ビアインブラインドの位置やサイズを層構成と緊密に整合させることが不可欠です。10 層 HDI 基板における二次ビアインブラインドの設計事例PCBGOGO が手がけた 10 層構成の HDI スマートフォン用メインボードでは、二次ビアインブラインド技術を採用しました。スタックアップ構成は以下の通りです。L1 トップ層L2 グランド層L3 信号層L4 信号層L5 電源層L6 電源層L7 信号層L8 信号層L9 グランド層L10 ボトム層この設計では、一次ブラインドビアを L1 から L3、および L10 から L8 に接続し、二次ビアインナーを L3 から L7 に接続しています。この構造により、各信号層間の高密度相互接続を実現しつつ、スルーホールによる表層配線スペースの占有を回避しています。スタックアップ設計におけるビアインブラインド設計の基本原則PCB スタックアップ設計におけるビアインブラインドの設計には、以下の 3 つの原則を遵守する必要があります。第一に、ビア径およびランドサイズは層厚に適合させる必要があります。一般的に、ビア径は層厚の...

基板実装工程において スルーホールはんだの流出不良は はんだ付け品質および製品信頼性に深刻な影響を与える代表的な課題です。この不良は 溶融はんだがスルーホール内壁から裏面パッドや基板の隙間へと流れ出す現象として現れ はんだ材料の無駄だけでなく 外観品質の低下 ショート はんだ不足などの致命的欠陥を引き起こし 製品歩留まりを大きく低下させます。本質的に見ると スルーホールはんだ流出は スルーホール内における はんだの力学的バランスが崩れることで発生します。溶融状態のはんだは 表面張力 重力 スルーホール内壁への付着力の影響を同時に受けており これらのいずれかが不均衡になると はんだが制御不能となり 流出が発生します。まず 基板設計段階での見落としが 根本的な原因となるケースが少なくありません。一部の設計では スルーホール径とリード径の適合性ばかりが重視され パッド径と孔径の比率が軽視されがちです。IPC-6012 規格では スルーホールパッド径は 孔径よりも 0.6 mm 以上大きく設定することが推奨されています。パッド径が小さすぎる場合 はんだの付着面積が不足し 表面張力による保持力が弱まり 溶融はんだが内壁に沿って流出しやすくなります。また スルーホールの金属化品質も極めて重要です。PCBGOGO の製造実績では スルーホールの銅めっき厚が 25 μm 未満になると 内壁の付着力が大きく低下し はんだが滑りやすくなり 流出不良の発生率が急増することが確認されています。次に 実装工程パラメータの不適切さが 直接的な誘因となります。スルーホール実装では 波はんだ付けが一般的に用いられますが はんだ温度 搬送速度 波高のバランスが 品質を左右します。はんだ温度が 265 ℃ を超えると はんだの粘度が急激に低下し 流動性が過剰となり スルーホールから溢れやすくなります。一方で 搬送速度が遅すぎる場合 PCB とはんだの接触時間が長くなり 過剰なはんだが孔内に滞留し 流出を招きます。PCBGOGO のプロセスエンジニアリングチームによる検証では はんだ温度を 250 ℃ から 260 ℃ に制御し 搬送速度を 1.2 m/min から 1.5 m/min に設定 波高は スルーホール底面から約 2 mm 上に達するレベルが 最適であることが確認されています。さらに PCB...

波峰はんだは PCB スルーホール実装における主流工法であり、工程パラメータのわずかな違いが、スルーホール内のはんだ充填状態や はんだ排出不良の発生率に直接影響します。実際の量産現場では、パラメータ設定が適切でないことにより スルーホールはんだ排出不良が多発し、製造コストの増加や 納期遅延につながるケースが少なくありません。波峰はんだの主要パラメータには、はんだ温度、予熱温度、搬送速度、波高、波角度の 5 項目があり、これらは相互に影響し合う関係にあります。いずれか 1 つでも逸脱すると、工程全体に連鎖的な不具合を引き起こします。まず、はんだ温度の管理は最重要ポイントです。はんだの粘度は温度と反比例の関係にあり、温度が高すぎると粘度が低下して流動性が過剰となり、スルーホールからのはんだ排出が発生しやすくなります。一方で、温度が低すぎる場合は十分に溶融せず、未はんだや冷はんだといった不良につながります。PCBGOGO の実験データによると、一般的に使用される Sn63 Pb37 はんだ合金では、最適なはんだ温度は 255±5℃ です。この温度域では、良好な濡れ性を確保しつつ、過度な流動を抑制できます。なお、温度測定は はんだ槽全体の温度ではなく、実際に波峰が 基板 と接触する有効はんだ付け領域で行うことが重要です。測定位置の誤差は、誤ったパラメータ設定の原因となります。次に、予熱温度と予熱時間の最適化は、基板中の水分による影響を低減し、はんだ排出リスクを間接的に抑制します。PCB は保管や輸送中に空気中の水分を吸収します。この状態で高温の波峰にはんだ付けを行うと、水分が急激に蒸発し、発生した水蒸気がスルーホール内の溶融はんだを押し出すことで、はんだ飛散や排出不良を引き起こします。PCBGOGO の工程基準では、PCB の予熱温度を 90 から 110℃、予熱時間を 60 から 90 秒とし、基板含水率を 0.05 パーセント以下まで低減させています。さらに、予熱により基板表面温度が均一化され、はんだ付け時の熱応力が緩和されることで、基板反りによるスルーホール位置ずれや排出不良の防止にも寄与します。さらに、搬送速度と波高の協調調整は、スルーホール内のはんだ充填量を制御する上で重要です。搬送速度は PCB と波峰との接触時間を決定します。速度が遅すぎると接触時間が長くなり...