重要ポイントバックドリルは、高速信号を扱う基板に一律で必要な加工ではありません。ビアスタブが信号品質に与える影響を、信号の周波数成分・スタブの電気長・チャネルの許容損失から評価し、設計上の代替策と製造条件を比べて採否を決めます。

多層基板では、信号を接続する層より先まで貫通穴が延びることがあります。この未使用部分が信号経路から枝分かれしたビアスタブとなり、信号の立ち上がりが速い回路や高い周波数成分を含む回路では、伝送特性に影響する場合があります。

バックドリルは、その未使用部分のめっき銅を基板の表面側または裏面側から追加工で取り除き、スタブを短くする方法です。ただし、効果や加工可否は層構成、接続先、コネクタ構造などで変わります。本記事では、採用を決める前に確認したい設計・検証・製造のポイントを整理します。

ビアスタブとは？信号が通らない孔部分がなぜ問題になるのか

スルーホールビアで特定の層同士を接続すると、信号が使う接続区間より先にもめっきされた穴が残ることがあります。この未使用の孔部分がビアスタブです。たとえば信号が基板の上層から中間層へ移る場合、ビアが基板の反対面まで貫通していれば、接続先より下の区間がスタブになり得ます。

ビアスタブは主信号経路から分岐した伝送線路のように振る舞い、インピーダンスの不連続や反射を生じさせることがあります。スタブ長が長いほど影響が現れる周波数が低くなる傾向があり、特定の周波数帯では共振や挿入損失の増加につながる可能性があります。これは、半導体メーカーの高速インターフェース設計資料でも、ビア形状やスタブ長を信号品質上の検討項目として扱っている理由の一つです。

バックドリルはスタブを短縮する手段ですが、スタブを完全になくすものではありません。加工後に残る長さやドリル位置のばらつきも含め、設計で想定した状態と製造可能な状態が一致するかを確認する必要があります。

ビアスタブの影響は何で変わる？データレートだけでは決められない理由

バックドリルの要否を、信号の公称データレートだけから決めることはできません。同じデータレートでも、信号の立ち上がり時間、符号化方式、送受信回路、チャネル全体の損失予算が異なれば、問題になる周波数成分や許容できる不連続の大きさも変わります。

確認したいのは、ビアスタブの物理長だけでなく、基板材料や積層構成を踏まえた電気長です。信号が複数回層を移る経路では、ビアの数や配置、コネクタやパッケージを含むチャネル全体で評価します。特定の設計ガイドに示された長さの目安は、そのガイドが対象とするインターフェースやデバイスの条件に限って読む必要があります。

IPCの設計標準には、制御インピーダンスや高速電子回路設計を扱う文書があります。こうした標準やインターフェース仕様は設計条件を整理する手掛かりになりますが、標準の名称だけから、すべての基板に共通するバックドリルの開始条件を導くことはできません。最終的には対象仕様とチャネル解析結果を照合します。

バックドリルを検討する前に試したい設計上の選択肢

ビアスタブの影響が疑われたら、まず層構成や配線経路で未使用部分を短くできるか検討します。バックドリルだけを先に決めるのではなく、複数案を同じチャネル条件で比較すると、性能と製造上の制約を整理しやすくなります。

どの選択肢も、常に他より優れているわけではありません。たとえば層構成の変更は基準面や他の配線に影響し、ブラインド／埋め込みビアは積層工程やコスト条件を伴います。半導体メーカーの設計資料でも、バックドリルの効果はビア構造やチャネル条件と合わせて評価する考え方が示されており、個別設計で比較することが重要です。

バックドリルを採用するか判断するチェック項目

設計初期に信号仕様と積層を整理し、解析結果から加工の必要性を判断します。次の順に確認すると、データレートだけで加工を決めたり、製造段階で条件が食い違ったりするリスクを抑えられます。

1. 対象インターフェース、信号の立ち上がり時間、使用周波数帯、許容損失・反射などのチャネル条件を確認する。

2. 積層構成とビア接続層を確認し、対象ネットごとに未使用区間の長さと電気的影響を見積もる。

3. バックドリルなし、配線層・ビア構造の変更、バックドリルありの案を、同じ条件でシミュレーション比較する。

4. 必要に応じて試作基板のTDR、VNAによるSパラメータ、アイダイアグラムなど、インターフェースに適した方法で検証する。

5. バックドリルの方向から有効接続層までの距離、コネクタや圧入部、残すべき銅箔・孔部分との干渉を確認する。

6. 製造先と目標残存スタブ、加工深さ・ドリル径・位置公差、銅クリアランス、検査方法、見積もりへの影響を事前に確認する。

TDRは伝送路のインピーダンス変化や不連続の位置を調べる方法、VNAは周波数ごとの伝送・反射特性を評価する方法です。どの測定を採用するか、また判定基準をどう置くかは、対象インターフェースとプロジェクト仕様に合わせて決めます。一つの測定結果だけで、すべてのシステム上の問題を確認できるとは限りません。

設計データを製造先へ渡すときの確認事項

バックドリルを設計に含める場合は、基板データだけで意図が伝わると考えず、加工対象と条件を図面・製造指示に明記します。CADや製造先のデータ形式に合わせて、少なくとも次の項目を照合してください。

• 対象ネットまたは対象ビアの識別情報

• バックドリルを行う側と、停止させる層・目標深さ

• 目標とする残存スタブ、深さ・位置の許容範囲

• ドリル径、必要な銅クリアランス、加工禁止・保護する領域

• コネクタ、圧入部、ビア接続層など、孔銅を残す必要がある箇所

• 必要なクーポンや電気検査、断面確認などの品質確認条件

• 積層図・製造図・基板データの版数と、製造先から承認を得る変更点

「バックドリルあり」とだけ記載すると、加工方向や停止位置、残すべき層の解釈が一致しないことがあります。製造先の加工可能範囲は、板厚や積層、ドリル条件などで変わるため、具体的なデータを提示して確認し、合意した条件を製造指示へ反映します。

まとめ：解析結果と製造条件をそろえて採否を決める

バックドリルは、ビアスタブが対象チャネルに与える影響を抑えるための選択肢です。高速信号を使うという理由だけで採用を決めず、信号条件とスタブの電気長を確認し、積層や配線による代替策と解析・測定結果を比較します。

採用する場合は、目標残存スタブや加工方向などを製造先とすり合わせ、試作後の検証まで含めて設計条件を管理することが大切です。PCBgogoで基板製造を検討する際も、設計データと必要な加工条件を整理してから、対応可否を個別に確認してください。

PCBgogo公式サイトを見る