重要ポイントESP32搭載基板に有線LAN（イーサネット）を追加する場合は、ESP32側のMACと外付けPHYの接続だけでなく、RMIIのREF_CLK、PHYから磁性部品、RJ45までのMDI経路、起動時のピン状態も合わせて確認します。ピン番号や終端条件はESP32・PHY・コネクタの型番で変わるため、対象製品の資料に基づいて設計し、試作で動作を検証してください。

ESP32開発ボードで有線LANを試し、カスタム基板にも機能を移したいとき、最初に整理したいのがMAC、PHY、RMII、MDI、RJ45の役割です。信号経路と各部品の担当を把握すると、回路図と配置・配線の確認点を分けて考えられます。

本記事では、イーサネットMACを搭載したESP32と外付けPHYを使う構成を中心に、設計前に決めたい項目、磁性部品とRJ45周辺の配線、試作後の確認方法を説明します。対象となるESP32の世代やSDK、PHYによって条件は異なるため、特定のピン配置や電気条件を全製品共通のルールとしては扱いません。

ESP32有線LAN設計で確認するMAC・PHY・RJ45の役割

MACは送受信フレームを扱うデータリンク層側の機能、PHYは基板上のデジタル信号とケーブル上の物理信号をつなぐ物理層側の部品です。RJ45コネクタはイーサネットケーブルを接続する部品で、コネクタ自体に磁性部品を内蔵した製品と、トランスなどを外付けする構成があります。

ESP32内蔵MACとPHYの間をつなぐインターフェースの一つがRMIIです。データ信号や制御信号に加えてREF_CLK（基準クロック）が関係します。一方、MDIはPHYから磁性部品を介してRJ45・ケーブル側へ向かう差動信号経路です。RMIIとMDIは接続する場所も信号の役割も異なります。

信号経路の例：ESP32のMAC ⇄ RMII信号・REF_CLK ⇄ 外付けPHY ⇄ MDI差動線（PHY–磁性部品間）⇄ 磁性部品 ⇄ RJ45 ⇄ Ethernetケーブル

この経路は一例です。ESP32の製品世代、PHY、コネクタ、通信条件によって構成が変わるため、まず採用部品を確定し、それぞれのデータシートと基準回路をそろえて確認します。

回路図を描く前に決める4項目

1. ESP32の型番とイーサネット対応条件

採用するSoCまたはモジュールの正確な型番を決め、イーサネットMACの搭載条件、対応するインターフェース、対象SDK・ドライバを確認します。ESP32という製品群の中で、機能やGPIOの利用条件がすべて同じとは限りません。

Wi-Fiとイーサネットを同時に使う場合は、GPIOの競合だけでなく、REF_CLKの供給方式も対象ESP32・PHY・SDKの組み合わせで確認します。初代ESP32向けの設計資料では、Wi-Fi併用時に内部APLLをREF_CLK源とする構成はクロック不安定につながる可能性があるため、PHY側または外部クロックを用いる方法が示されています。異なるシリーズやSDKでは条件が異なるため、採用する型番とバージョンの資料で最終確認してください。

2. PHYとRMII信号・REF_CLKの方式

PHYの対応インターフェース、RMIIデータ信号、REF_CLKの入出力方法、PHYリセット、MDC／MDIO、PHYアドレス設定を一式で確認します。MDC／MDIOはPHYの状態確認や設定に使う管理信号で、RMIIの送受信データ信号とは役割が違います。

REF_CLKはPHYとMACの間で信号タイミングを合わせる基準です。クロックをPHY側から供給するか、外部クロックを使うかなどの選択肢は、対象PHYとESP32の構成に従います。配線は対象ガイドの条件に合わせ、RF回路やインダクタとの位置関係も確認します。

クラシックESP32向けのドライバ資料では、REF_CLK入力に使うGPIO0が起動設定用のストラッピングピンも兼ねる構成例が説明されています。起動時にPHY側のクロックがこの端子へ影響すると、ブート状態に関わる可能性があります。これは特定のESP32とクロック方式に関する注意点であり、別シリーズへGPIO番号や対策をそのまま適用せず、対象設計の起動シーケンスを確認してください。

3. PHYとRJ45の間に置く磁性部品・保護部品

PHYのデータシートと磁性部品・RJ45の仕様を照合し、絶縁トランス、コモンモードチョーク、終端、センタータップ回路、ESD保護などの構成を決めます。磁性部品をRJ45に内蔵する製品もありますが、端子配列や推奨回路は部品ごとに異なります。

別のPHYの回路図を流用する場合、終端値やセンタータップの接続、保護部品の配置が対象PHYに合わないことがあります。また、RJ45を実装しただけで必要な絶縁やサージ耐性が満たされるわけではありません。製品要件と対象部品の資料から確認します。

4. 基板外形・筐体・ケーブル接続条件

RJ45の外形、取付方法、挿抜スペース、ケーブルの曲げ、筐体開口、シールド接続を機構設計と合わせて確認します。基板端にコネクタを置く場合も、シールドやシャーシとの接続、保護部品までの経路を含めて設計します。

コネクタの固定部やシールド端子は、信号ピンとは別に基板面積や筐体との位置関係に影響します。実物の寸法図とフットプリントを照合し、試作で筐体への取り付けやケーブル挿抜を確認できるようにします。

PHY・磁性部品・RJ45の配置とMDI配線

MDI差動対は、PHYと磁性部品（絶縁トランスなど）の間をつなぐ配線です。磁性部品からRJ45までの接続は別の区間として扱い、磁性部品がRJ45に内蔵されているかどうかも含めて、採用部品の仕様と推奨回路を確認します。

PHY側のMDI配線では、対象PHYの設計資料に従い、差動ペアの配線、分岐やビア、基準面の連続性を確認します。磁性部品のケーブル側からRJ45までの接続や端子配列も、コネクタの仕様に合わせて確認してください。

配線長差、差動インピーダンス、線幅、層変更の許容条件は、PHY・通信速度・基板スタックアップによって異なります。たとえば特定PHY向け資料にある数値を、別のPHYやすべてのイーサネット基板へ一般化することはできません。製造スタックアップと対象PHYの設計条件をそろえて設定します。

磁性部品の周辺では、MDI経路の配置だけでなく、クロックやスイッチング電源など他の信号との結合も検討します。部品の推奨ランド、ピン配置、基準回路を確認し、他の配線や銅箔をどこまで近づけられるかは個別資料に従います。

RMIIのREF_CLKとデータ信号も、対象ESP32とPHYのタイミング条件に合わせて配置します。とくにREF_CLKの供給元、起動時の状態、Wi-Fiとの併用可否は回路図とレイアウトの両方で確認します。固定の配線距離を一律に決めるのではなく、信号品質とデバイス資料から条件を定めてください。

RJ45のシールド、ESD・サージ保護部品、シャーシ接続は、製品の使用環境や販売地域の要求に合わせて設計します。保護素子の選定と配置だけで規格適合が保証されるわけではないため、完成品として必要な評価項目を別途計画します。

試作後に確認する項目

試作後は、リンクが確立するかだけでなく、起動から通信までを順番に確認します。設計資料の版数、試験条件、結果を記録すると、問題が回路・配線・ソフトウェアのどこにあるかを切り分けやすくなります。

• 電源投入時にESP32が正常起動し、PHYのリセットが所定の順序で解除されるか

• MDC／MDIOでPHYを検出し、想定したアドレス・状態を読めるか

• ケーブル接続後にリンクが確立し、想定した速度・全二重／半二重の状態で送受信できるか

• Wi-Fiとイーサネットを併用する製品では、同時動作時の通信とクロック状態に問題がないか

• 実際の電源、ケーブル、筐体、設置方向で通信が安定するか

• 製品要件に応じてEMI、ESDなどの評価を計画し、単一の通信試験だけで適合を断定していないか

通信が不安定な場合は、REF_CLKの起動状態、PHYリセット、MDI経路、磁性部品の接続、電源ノイズ、筐体やケーブルの条件を切り分けます。評価で得た結果を次の回路・レイアウト変更へ対応づけ、再試作でも同じ条件で比較できるようにします。

まとめ：ピン表だけでなくクロック・MDI・筐体まで確認する

ESP32有線LAN基板では、MACとPHYの間のRMII、PHYと磁性部品の間のMDI、磁性部品からRJ45・ケーブル側への接続を別々の区間として整理します。そのうえで、対象ESP32とPHYの型番に合ったGPIO・REF_CLK・終端条件を確認し、アンテナや電源回路、筐体まで含めて配置・配線を決めます。

試作では起動、PHY検出、リンク確立、送受信を順に評価し、実際のケーブルや筐体条件でも確認します。PCBgogoで基板試作を検討する際も、採用部品の型番、回路・レイアウトの版数、必要な試作条件を整理してから、製造データの確認へ進んでください。

PCBgogo公式サイトを見る