一. はじめに
消費電子機器が高速化と無線化へ進むにつれ、高速PCB（信号レート5Gbps以上）の電磁両立性EMCは製品認証の重要項目になっています。欧州CE、米国FCC、中国CCCなど主要市場では電磁放射に関する厳格な基準が定められており、FCC Part 15では消費機器の放射限度値を34dBμV/m（3m法）以下と規定しています。業界データによれば高速PCBの初回EMC試験における不合格率は60パーセントに達しています。あるワイヤレスイヤホンメーカーは放射ノイズが基準超過となり欧州市場に参入できず数千万円規模の損失が発生しました。

pcbgogoは高速PCB EMC設計と製造に注力しレイアウト最適化接地設計シールド工法による一貫ソリューションを構築しています。5G無電解金めっきPCBやマイクロ波高周波基板など複数製品がFCCとCEに合格しました。本稿ではIEC61967とIPC2221を参照し高速PCB EMC設計の重要ポイントと実践的手法を解説します。

二. 高速PCB EMC干渉の原理と抑制技術
2.1 EMC干渉の種類と発生メカニズム
高速PCBのEMC干渉は放射ノイズと伝導ノイズに分かれます。放射ノイズは高速信号が引き起こす電磁界が空間へ放出されることで発生します。主な原因は信号リターンパスの不連続やループ面積の増大です。ループ面積が大きくなるほど放射は増加し E=I×f2×S（Eは放射強度Iは電流fは周波数Sはループ面積）に従います。伝導ノイズは電源ラインや信号ラインを通して伝播します。主因は電源リップルと接地インピーダンスの上昇です。

2.2 EMC設計の基本原則
高速PCB EMC設計には三つの基本原則があります。一つ目は最小ループ面積の原則です。信号とリターンパスを密接連携させループ面積は1平方センチメートル以下高周波信号の場合は0.5平方センチメートル以下が目安です。二つ目は単点接地と多点接地の使い分けです。1MHz以下の低周波信号には単点接地10MHz以上の高周波信号には多点接地を採用します。三つ目はシールド分離の原則です。ノイズ源と高感度部品の距離を20mm以上とし必要に応じて金属シールドで隔離します。IEC61967では高速信号ラインと電源ラインの距離を10mm以上とすることが推奨されています。

2.3 pcbgogoのEMC工法による品質確保
pcbgogoは三つの工法でEMC性能を強化しています。一つ目はレイアウト最適化です。CAMシステムによる自動配線調整でリターンパスを短縮しループ面積を削減します。二つ目は接地工法です。大面積グランドプレーンを採用し銅厚2oz以上接地インピーダンス0.01Ω以下を実現します。三つ目はシールド工法です。深圳工場にて金属シールド取り付けや導電接着剤施工に対応し放射ノイズを最大40dB低減します。

三. 高速PCB EMC改善の実践ステップ
3.1 レイアウト設計によるノイズ源分離
対策ポイントはノイズ源と高感度部品を明確に分離し信号経路を最適化することです。PCBは電源領域高周波領域デジタル領域アナログ領域に分割し各領域の距離は20mm以上とします。5Gアンテナなど高周波モジュールとベースバンドICの距離は30mm以上が望ましいです。高速信号（5Gbps以上）の配線長は50mm以下とし領域の境界を跨がない設計が必要です。IPC2221第7.3.1に準拠します。

3.2 接地設計による低インピーダンス化
グランドプレーン接地ビア接地バスを組み合わせた包括的な接地設計が有効です。グランドプレーンはPCB面積の80パーセント以上をカバーし信号層との距離は0.2mm以下とします。接地ビア径は0.3mm間隔は5mm以下でマトリックス配置により全面連結を確保します。低周波信号は単点接地で接地抵抗1Ω以下高周波信号は多点接地で接地インピーダンス0.01Ω以下を目標値とします。IEC61967第4.2に基づく設計が推奨されます。

3.3 信号設計による放射と伝導の抑制
高速信号には差動伝送と終端処理による反射抑制が有効です。10Gbps以上の高周波信号は差動伝送を優先し差動ペア間隔は0.3mmから0.5mm長さ差は5mm以内インピーダンスは90Ω±10パーセントで制御します。終端抵抗は特性インピーダンスとソースインピーダンスの差に設定し反射を低減します。信号ラインはマイクロストリップまたはストリップライン構造を選択し長距離の並走配線は30mm以下とします。

3.4 シールドとフィルタによる抑制強化
ノイズ源と高感度部品にはシールドを適用し電源ラインと信号ラインにはフィルタ部品を追加します。高周波モジュールと電源モジュールには厚さ0.2mm以上の金属シールドを使用しシールド接地抵抗は0.05Ω以下とします。電源入力には共模チョーク10から100μHとXコンデンサ0.1から0.47μFを組み合わせ伝導ノイズを抑制します。信号ラインには100Ω（100MHz時）以上のフェライトビーズを使用することで高周波ノイズを除去できます。

四. まとめ
高速PCB EMC設計の核心はノイズ発生源を抑制しノイズ伝播経路を遮断することです。特にレイアウト段階でのノイズ予測シミュレーション接地設計における低インピーダンス化EMC対応工法を持つ製造メーカーの選定が重要です。

pcbgogoは設計コンサルティングから予備試験認証取得まで一貫対応が可能です。深圳の生産ラインでは金属シールド取り付けと導電接着剤施工に対応し40dBのノイズ低減が可能です。FCCCECCCなど複数の認証に合格しておりコンプライアンス面で高い信頼性があります。試作は1層から6層の高速PCBに対応し試作段階でEMC予備試験を実施できます。量産では生益とロジャースなどの低損失材料を採用し五層基板の量産価格は1平方メートルあたり578元から対応します。

今後はより高周波化と高集積化が進むためHDI基板とフレックスリジッド基板などの高密度レイアウトとシールド工法に注目することをおすすめします。